Die Verifikation analog-digitaler Schaltungen mit Berücksichtigung von komplexen Anforderungen aus eine Applikation ist der Flaschenhals beim Entwurf on System-on-Chip Designs.
Um eine verlässliche Verifikation zu ermöglichen werden zum einen Metriken benötigt, die es ermöglichen, die Verifikationscoverage zu quantifizieren und kritische Stimuli zu finden, die in Testbenches noch nicht berücksichtigt wurden.
Zum anderen werden Verfahren benötigt, die es ermöglichen eine höhere Coverage zu erzielen. Dies umfasst die Beschleunigung der (Schaltungs-)Simulation im Systemkontext oder die symbolische Simulation, die – für gegebene Mengen von Stimuli und Parametersätze – alle möglichen Ausgabesignale berechnet und prüft.
Das Tuturial gibt eine Einführung und einen Überblick über neue, aktuelle Methoden im Kontext des BMBF-Projekts ANCONA auf den Gebieten
- Coverage-Analyse für analoge Schaltungen
- Beschleunigung der Simulation analoger Schaltungen
- Symbolische Simulation und Model Checking analog/digitaler Systeme
|