Zuverlässigkeit und Entwurf 2009  

Programm 

Das Programm als PDF herunterladen.

 

 

Montag, 21. September 2009

14:00-15:00 Registrierung

 

15:00-18:00 Tutorial A
Moderation: S. Holst, Universität Stuttgart

Silicon Validation, Debug and Diagnosis
R. Aitken, ARM Ltd., Sunnyvale, CA, USA

 

15:00-18:00 Tutorial B
Moderation: W. Anheier, Universität Bremen

Formale Verifikation und Robustheit
R. Drechsler, G. Fey, Universität Bremen

 

Dienstag, 22. September 2009

08:30-09:00 Registrierung

 

09:00-09:15 Eröffnung

Best Paper Award der “Zuverlässigkeit und Entwurf 2008”
Preisträger: G. Georgakos, L. Borucki, Y.Gawlina, Infineon Technologies AG, Neubiberg
Präsentation: H.-J. Wunderlich, Universität Stuttgart; R. Schnabel, VDE/VDI-GMM, Frankfurt/Main

 

09:15-11:45 Eingeladene Vorträge
Moderation: W. Kunz, Universität Kaiserslautern

Reliability Challenges with On-Line  Performance Monitoring
R. Aitken, ARM Ltd, Sunnyvale, CA, USA

Design for Reliability of Analog Circuits in Nanometer CMOS Technology
G. Gielen, Katholieke Universiteit Leuven, Belgien

 

10:45-11:15 Kaffeepause

 

11:15-11:45 Eingeladener Vortrag

Design for Reliability - A Key Requirement for modern Product Design
C. Schlünder, Infineon Technologies AG, Neubiberg

 

11:45-12:45 Sitzung 1: Selbstdiagnose und Selbstreparatur
Moderation: M. Dietrich, Fraunhofer Institut für Integrierte Schaltungen IIS, Dresden; C. Wegener, National Semiconductor AG, Unterhaching

XP-SISR: Eingebaute Selbstdiagnose für Schaltungen mit Prüfpfad
M. Elm, H.-J. Wunderlich, Universität Stuttgart

Selbstreparatur durch Regularisierung von Logik-Strukturen
H. Vierhaus, T. Koal, D. Scheit, Brandenburgische Technische Universität Cottbus

 

12:45-14:00 Mittagspause

 

14:00-14:45 Eingeladener Vortrag
Moderation: W. Glauert, Universität Erlangen-Nürnberg

Verbesserung der Strahlentoleranz von FPGAs für Experimente der Hochenergiephysik
U. Kebschull, Universität Heidelberg

 

14:45-16:15 Sitzung 2: Analyse von Fehlertoleranz und Robustheit
Moderation: M. Gössel, Universität Potsdam;
C. Sebeke, Robert Bosch GmbH, Reutlingen

Anwendungsbezogene Analyse der Robustheit von digitalen Schaltungen
A. Sülflow, S. Frehse, G. Fey, R. Drechsler, Universität Bremen

Robustheitsanalyse stark fehlersicherer Schaltungen mit SAT-basierter Testmustererzeugung
M. Hunger, S. Hellebrand, Universität Paderborn;
A. Czutro, I. Polian, B. Becker Universität Freiburg

Degradierbare Switches für fehlertolerante Networks-on-Chip
A. Kohler, M. Radetzki, Universität Stuttgart

 

16:15-17:00 Postersitzung und Kaffee
Moderation: S. Hellebrand, Universität Paderborn;
W. Vermeiren, Fraunhofer Institut für Integrierte Schaltungen, Dresden

Comparison of 4 Reliability Prediction Approaches for Realistic Failure Rates of Electronic Parts required for Safety & Reliability Analysis
W. Hoppe, Rheinmetall Technical Publication GmbH, Bremen;
P. Schwederski, Universität Stuttgart

Metric-Driven Validation and Verification of Software for Embedded Systems
M. Winterholer, Cadence Design Systems GmbH, Feldkirchen

Basic Design Challenges for Logical Gates Using Non-Standard Technologies or Circuit Concept Approaches
A. Amar, IMMS gGmbH, Ilmenau
W. Glauert, Universität Erlangen-Nürnberg

Entwurfsmethodik für einen Multi-Design-Rule Via-Testchip
D. Kohlert, Fachhochschule Regensburg;
R. Holmer, Infineon Technologies AG, Regensburg

Statistische Parasitics-Extraktion und Crosstalk-Noise
A. Heinig, Fraunhofer Institut für Photonische Mikrosysteme IPMS, Regensburg;
C. Sohrmann, Fraunhofer Institut für Integrierte Systeme IIS, Dresden

Analyse und Optimierung von fehlertoleranten eingebetteten Systemen mit gehärteten Prozessoren
V. Izosimov,  P. Eles, Z. Peng, Linköping University, Sweden;
I. Polian, Universität Freiburg;
P. Pop, Technical University of Denmark

 

17:00-18:00 Sitzung 3: Variations- und Alterungsanalyse
Moderation: Y. Manoli, Universität Freiburg;
M. Olbrich,Universität Hannover

Alterungsanalyse digitaler Schaltungen auf Gatterebene
D. Lorenz, U. Schlichtmann, Technische Universität München;
G. Georgakos, Infineon Technologies AG, Neubiberg

Logisch-statistische Simulation digitaler Systeme mit Temperatur- und Spannungskartierung zur Vorhersage von Variations- und Alterungseffekten
K. Hylla, D. Helms, W. Nebel, Offis e.V., Oldenburg

 

19:30-23:00 Abendveranstaltung

 

 

Mittwoch, 23. September 2009

08:30-10:00 Eingeladene Vorträge
Moderation: H. Gräb, Technische Universität München;
N. Wehn, Universität Kaiserslautern

Methoden für den Entwurf zuverlässiger 3DChip-Stapel
G. Elst, Fraunhofer-Institut für Integrierte Schaltungen, Dresden

Testing of 3D Integrated Circuits: Challenges and Emerging Solutions
K. Chakrabarty, Duke University, NC, USA

 

10:00-10:30 Kaffeepause

 

10:30-11:30 Sitzung 4: Platzierung und Verdrahtung
Moderation: R. Brück, Universität Siegen; F. Slomka, Universität Ulm

Neue Herausforderungen an die Verdrahtungsvorhersage beim 3D-Layoutentwurf
T. Meister, J. Lienig, Technische Universität Dresden

Automatische Generierung hierarchischer Platzierungsregeln für analoge integrierte Schaltungen
M. Eick, M. Strasser, H. Gräb, U. Schlichtmann, Technische Universität München

 

11:30-12:15 Eingeladener Vortrag
Moderation: W. Wolz, DTC Design & Test Consulting, Neunkirchen;
U. Abelein, Audi AG, Ingolstadt

Test in der Produktentwicklung
S. Engleitner, Qimonda AG, Neubiberg

 

12:15-13:30 Mittagspause

 

13:30-15:00 Sitzung 5: Testdurchführung
Moderation: H. Manhaeve, Q-Star Test nv, Brugge, Belgien;
J. Alt, Infineon Technologies AG, Neubiberg

Optimales, skalierbares Ressourcenmanagement für modulare, gemischt analogdigitale Testsysteme
D. Glaser, K. Helmreich, P. Lu, S. Sattler, G. Uygur, S. Weichslgartner, Universität
Erlangen-Nürnberg;
A. Lechner, Konrad GmbH, Radolfzell;
A. Brenneke, Melexis GmbH, Erfurt

Laser Scanner Lokalisierungsmethode für die schnelle Analyse von DRAM Komponenten
M. Versen, A. Schramm, J. Schnepp, S. Hoch, T. Vikas, Quimonda AG, Neubiberg;
D. Diaconescu, Infineon AG, München

Walshfunktionen für das Testen von Mixed-Signal Schaltungen
A. Tchegho, H. Gräb, Technische Universität
München; S. Sattler, Universität Erlangen-Nürnberg

 

15:00-15:30 Kaffeepause

 

15:30-17:00 Sitzung 6: Anwendungen
Moderation: R. Vahrmann, Atmel Germany GmbH, Heilbronn;
V. Schöber, edacentrum GmbH, Hannover

Techniken zur nachweislich vollständigen Verifikation von komplexen Schaltungen – neue Ansätze und Erfahrungen
J. Formann, T. Kimmeskamp, K. Echtle,
D. Tappe, Universität Duisburg-Essen;
K. Weinberger, S. Bulach, Robert Bosch GmbH

Increasing Test Quality and Device Reliablity by Test Simulation
P. Lu, D. Glaser, G. Uygur, S. Weichslgartner, K. Helmreich, Universität Erlangen-Nürnberg

Neue Teststrukturen zur Messung von Matching und Alterung an MOS-Transistoren
M. Meister, D. Nuernbergk, IMMS gGMBH, Ilmenau

 

17:00 Schlusswort

 

 

 Kooperationspartner

Gesellschaft für Informatik e.V.
edacentrum e. V.
Universität Stuttgart
 
 
Impressum | © 2010 VDE Verband der Elektrotechnik Elektronik Informationstechnik e.V.