InSite

Login

Notes

Skip Navigation LinksZuE 2012 Tutorials

ZuE 2012 - Zuverlässigkeit und Entwurf  

Tutorials 

Tutorial A
Moderation: J. Alt, Intel Mobile, München

Demystifying Board-Level Test and Diagnosis: Towards Dependable Electronic Systems
K. Chakrabarty, Duke University, Durham, NC, USA

 

The gap between working silicon and a working board/system is becoming more significant and problematic as technology scales and complexity grows.  The result of this increasing gap is failures at board and system level that cannot be duplicated at the component level.  These failures are most often referred to as “NTF” (No Trouble Found).  The result of these NTFs can range from higher manufacturing cost, and failure to get the product out of the door.  The problem will only get worse as technology scales and will be compounded as new packaging techniques (SiP, SoC, 3D) extend and expand Moore’s law.  This is a problem that must be solved, yet, little effort has been applied up to this point.  This tutorial will describe the nature of this problem and provide DfT and test solutions at both the component and board/system level. The speaker will also describe recent advances in reasoning under uncertainty using Dempster-Shafer theory and machines-learning techniques to facilitate accurate and rapid board repair.

 

Tutorial B
Sitzungsleitung und Organisation: L. Hedrich, Goethe Universität Frankfurt am Main

Bewertung und Optimierung der Robustheit mikroelektronischer Systeme
F. Salfelder, Goethe Universität Frankfurt,
M. Olbrich, M. Kärgel, Leibniz Universität Hannover,
M. Barke, Technische Universität München, 
D. Helms OFFIS - Institut für Informatik, Oldenburg, O. Bringmann, Eberhard-Karls Universität Tübingen

Alterungseffekt wie NBTI und HCI wurden für Transistoren, die in digitalen Schaltungen verwendete werden, eingehend untersucht. Die Auswirkungen auf die digitalen Syteme werden im 2. Teil des gesamten Tutorials eingehend beleuchtet. Dieser Teil behandelt die Auswirkungen auf analoge Schaltungsteile: Die physikalischen  Effekte werden kurz vorgestellt und dann so modelliert, dass sie auch bei analogen Eingangssignalen plausibles Schädigungsverhalten aufweisen. Zusätzlich wird eine Methode angegeben, wie das Schädigungsverhalten effizient über 10 Jahre vorausberechnet werden kann. Die Methoden werden mit einigen analogen Beispielen unterfüttert.

 

 Kooperationspartner

 Sponsoren

 
 
Impressum | © 2010 VDE Verband der Elektrotechnik Elektronik Informationstechnik e.V.