Tutorial: "Tamper resistant implementation of cryptographic algorithms" (Teil 1)

Tutorial: "Tamper resistant implementation of cryptographic algorithms" (Teil 2)

Begrüßung: Christiane Hipp, Vizepräsidentin der BTU-CS

Keynote 1: "RAS Strategien für High-Performance Mikroprozessoren der nächsten Generationen"

Matthias Pflanz, IBM Deutschland Research & Development GmbH, Böblingen

Moderator: Sebastian Sattler, Univ. Erlangen-Nürnberg

Kaffeepause

Sitzung 1: Fehlermodellierung und -analyse

Moderator: Kai Hahn, Univ. Siegen

"ESD damage without failure, followed by EOS: A case study on automotive smart power ICs"
Dennis Helmut, Gerhard Wachutka und Gerhard Groos

"Erstellung eines Modells der Kritischen Ladung zur Bewertung der Robustheit gegenüber SETs und SEUs: Fallstudie Muller C-Element"
Marko Andjelkovic, Milos Krstic, Rolf Kraemer, Varadan Savulimedu Veeravalli und Andreas Steininger

Sitzung 2: Funktionale Sicherheit und Fehlertoleranz

Moderator: Vladimir Petrovic, Robert Bosch GmbH, Reutlingen

Eingeladener Vortrag: "Security Tests zur Steigerung der funktionalen Sicherheit"
Tobias Koal, Philotech GmbH, Cottbus

"Forward Error Correction in Industrial Wireless Communication"
Petr Pfeifer, Christian Gleichner und Heinrich T. Vierhaus

"Systematic Design of a New 3-Bit-Burst-Error Correction Code with Minimal Number of Check Bits"
Alexander Klockmann, Georg Georgakos und Michael Goessel

Sitzung 3: Analog und Mixed Signal Design

Moderator: Rainer G. Spallek, TU Dresden

"Predictive System-Level Constraint Verification and Optimization"
Andreas Krinke, Lei Lei und Jens Lienig

"Power-Down-Synthese für analoge Schaltungen"
Maximilian Neuner, Michael Zwerger und Helmut Graeb

"A Multiplying 1.5V 12-bit 60-MS/s Current Steering CMOS Digital-to-Analog Converter for low Latency Transceiver Front-Ends in Industrial Radio Applications"
Reimund Wittmann, Robert Teschner, Frank Henkel, Klaus Tittelbach-Helmrich und Andreas Wolf

Keynote 2: "Low Voltage Embedded Memories"

Alexander Fish, Emerging Nanoscaled Integrated Circuits and Systems (ENICS) Labs, Bar-Ilan University, Israel

Moderator: Jens Lienig, TU Dresden

Kurzvorstellung der Poster

Moderator: Sebastian Sattler, Univ. Erlangen-Nürnberg

Kaffeepause und Postersitzung

"Failure-Rate Analysis based on Microprocessor Trace Data"
Martin Zabel, Matthias Brinker, Steffen Köhler, Rainer G. Spallek

"Holistic view of the reliability prediction using the example of steering electronics"
Ulrike Weinrich, Gerd Baumann, Hans-Christian Reuss, Stefan Walz

"Simulation-Based Design Methodology for Heterogeneous Systems at Package-Level Utilizing XML and XSLT"
Robert Fischbach, Andy Heinig, Jens Lienig

"TAP-Controller Modellierung mit Signalflussgraphen"
Farouk Babba, Sebastian Sattler

Timing Variability Analysis of Digital CMOS Circuits"
Jahnavi Kasturi Rangan, Nasim Pour Aryan, Jens Bargfrede, Christian Funke, Helmut Graeb

Sitzung 4: Technologie und Zuverlässigkeit

Moderator: Michael Schmidt, Liebherr-Elektronik GmbH, Lindau

Eingeladener Vortrag: "Expansions of the design space with 22FDX"
Gerd Teepe, GlobalFoundries, Dresden

"Low ppm failure analysis for advanced Cu and Cu alloy on-chip wiring"
Matthias Kraatz, Meike Hauschildt, Martin Gall und Ehrenfried Zschech

"2D TCAD Simulations of Single Event Transients in 250 nm Bulk CMOS Technology"
Marko Andjelkovic, Ulrich Jagdhold, Milos Krstic und Rolf Kraemer

Sitzung 5: 3D Design und Modellierung

Moderator: Peter Schneider, Fraunhofer IIS/EAS, Dresden

"Physical Design Challenges and Solutions for Interposer-Based 3D Systems"
Sergii Osmolovskyi und Jens Lienig

"Strukturtreue Modellierung anhand von Signalflussgraphen"
Mohamed Denguir, Gürkan Uygur, Sebastian Sattler, Benjamin Cella, Michael Schmidt, Tobias Egelhofer und Bruno Scheffold