InSite

Login

Notes

Skip Navigation LinksZuE 2013 Programm

ZuE 2013 - Zuverlässigkeit und Entwurf   

Programm 

Das vorläufige Programm zur ZuE 2013 haben wir hier für Sie zur Verfügung gestellt:

Dienstag, 24. September 2013
Hotel Taschenbergpalais Kempinski Dresden

11:00 - 17:00 Registrierung

13:00 - 17:00

 Tutorials

13:00 Begrüßung
Ronald Tetzlaff, Technische Universität Dresden

13:15

 Tutorial 1
Automatisierter Analog-Entwurf in Mikro- und Nanotechnologien
Torsten Reich, Fraunhofer IIS/EAS, Dresden;
Achim Graupner, ZMDI, Dresden
15:00 - 15:30 Kaffeepause
15:30 Tutorial 2
Der Memristor: Technologie der Zukunft?
Ronald Tetzlaff, Technische Universität Dresden
Alon Ascoli, Technische Universität Dresden
18:00 - 21:00 Empfang
Hotel Taschenbergpalais Kempinski

 


Mittwoch, 25. September 2013
Hotel Taschenbergpalais Kempinski Dresden

09:00 Begrüßung
Manfred Dietrich, Fraunhofer IIS/EAS, Dresden

09:15

 Eingeladener Vortrag 1
Sitzungsleitung: Lars Hedrich, Goethe-Universität Frankfurt/M
FinFETs – die neue Herausforderung
Hans-Jürgen Brand, Globalfoundries, Dresden
10:00 - 10:30 Kaffeepause

10:30 - 11:15

 Postersession
Kurzpräsentationen aller Poster-Beiträge
Sitzungsleitung: : Jürgen Alt, Intel Mobile Communications GmbH, München
Algebraic decomposition for hardware-related behavioral modeling
Gürkan Uygur, Sebastian M. Sattler,
Friedrich-Alexander-Universität Erlangen-Nürnberg
Einfluss von digitalen Layout-Varianten auf die Robustheit von Ics
Andreas Rauchenecker, Gerald Hilber, Holley Stitz, Timm Ostermann,
Johannes Kepler Universität Linz, Österreich
Entwurfsablaufunterstützung für KMU beim modularen Mikrosystementwurf
Irena Gradek, Kai Hahn, Rainer Brück, Universität Siegen;
Helmut Kremer, micro-part GmbH & Co.is.KG, Oestrich-Winkel
Failure Detection Methods for FlexRay Networks
Daniela Trombetti, Dieter Metzner, Magnus Maria Hell,
Infineon Technologies AG, Neubiberg;
Stephan Frei, Technische Universität Dortmund
Fault Tolerance and Self Repair Using a Virtual TMR Scheme
Tobias Koal, Markus Ulbricht, Heinrich T. Vierhaus,
Brandenburgische Technische Universität Cottbus
Register-Transfer Level NMR System Generator
Aleksandar Simevski, Rolf Kraemer, Milos Krstic,
Brandenburgische Technische Universität Cottbus
Signal Integrity Trainings for Multi-clock Source-Synchronous Memory Systems
Yuan Fang, Ashok Jaiswal, Klaus Hofmann,
Technische Universität Darmstadt
Zuverlässigkeit von Relais bei der Qualifizierung von Halbleiterbauelementen
Sandra Heymann, Christian Pätz, Ulrich Heinkel, Marko Rößler,
Technische Universität Chemnitz;
Wolfgang Maichen, Harald Kuhn, Infineon Technologies AG, Regensburg

11:15 Eingeladener Vortrag 2
Sitzungsleitung: Lars Hedrich, Goethe-Universität Frankfurt/M
Strukturtest für integrierte Schaltkreise
Lothar Grobelny, ZMDI, Dresden
12:00 - 13:00 Mittagspause

13:00 - 14:30

Session 1: Alterungsaspekte
Sitzungsleitung: Kai Hahn, Universität Siegen
Considering different time scales in ageing analysis of analog circuit performance
Husni Habal, Helmut Gräb, Technische Universität München
Herausforderungen und Lösungsansätze für die Berücksichtigung des Alterungsverhaltens beim Entwurf integrierter Schaltungen
Roland Jancke, André Lange, Leif Müller, Christoph Sohrmann,
Fraunhofer IIS/EAS, Dresden
An in situ Timing Measurement Method for Reliability Diagnosis of Digital Circuits
Nasim Pour Aryan, Martin Wirnshofer, Doris Schmitt-Landsiedel, Technische Universität München;
Georg Georgakos, Infineon Technologies AG, Neubiberg

14:30

 Best Paper Award 2012
Moderator: Jürgen Schlöffel, Mentor Graphics Deutschland GmbH, Hamburg

14:45 - 16:15

Session 2: Thermische Effekte und Crosstalk
Sitzungsleitung: Bernd Michel, Fraunhofer ENAS, Chemnitz
Iterative Refinement of Dense Meander Segments in High-speed Printed Circuit Boards
Tsun-Ming Tseng, Bing Li, Ulf Schlichtmann, Technische Universität München; Tsung-Yi Ho, National Cheng Kung University, Tainan City, Taiwan
Optimierung von Metallisierungsstrukturen mit Hilfe von thermisch-elektrisch-mechanischen FE-Simulationen
Jörg Kludt, Kirsten Weide-Zaage, Aymen Moujbani,
Gottfried Wilhelm Leibniz Universität Hannover;
Verena Hein, Markus Ackermann, X-FAB AG, Erfurt
Self-Heating Effects in Nano-Scaled MOSFETs and Thermal-Aware Compact Models for the SOI CMOS Generation of 2015
Alex Burenkov, Jürgen Lorenz, Fraunhofer IISB, Erlangen
16:15 - 16:30 Kaffeepause

16:30 - 18:00

 Special Session: Entwurfsverfahren für 3D-integrierte Systeme
Sitzungsleitung: Dieter Treytnar, edacentrum, Hannover
Status der 3D-Technologieentwicklung (Überblicksvortrag)
Mathias Böttcher, Fraunhofer IZM-ASSID, Moritzburg
Beiträge des Projektes NEEDS (Kurzpräsentationen)
Podiumsdiskussion
ab 19:00 Abendveranstaltung im Pulverturm
an der Frauenkirche
Donnerstag, 26. September 2013
Hotel Taschenbergpalais Kempinski Dresden

09:00

 Eingeladener Vortrag 3
Sitzungsleitung: Steffen Rülke, Fraunhofer IIS/EAS, Dresden
Berücksichtigung der Elektromigration im Layoutentwurf in zukünftigen Technologien
Jens Lienig, Technische Universität Dresden
10:00 -
10:30		 Kaffeepause

10:30 - 12:00

Session 3: Analyse, Debugging und Exploration
Sitzungsleitung: Manfred Dietrich, Fraunhofer IIS/EAS, Dresden
Analyse dynamischer Abhängigkeitsgraphen zum Debugging von Hardwaredesigns
Jan Malburg, Alexander Finder, Universität Bremen;
Görschwin Fey, DLR Bremen
Modellierung und Evaluierung von Standardzellen in FinFET-Technologie
Veit B. Kleeberger, Helmut Gräb, Ulf Schlichtmann,
Technische Universität München
Schichtenübergreifende Fehlertoleranz in On-Chip Verbindungsnetzwerken
Gert Schley, Nikolaos Batzolis, Martin Radetzki
Universität Stuttgart
12:00 Schlusswort
Manfred Dietrich, Fraunhofer IIS/EAS, Dresden
12:15 Mittagspause
13:15 Ende der ZuE 2013

 

Kooperationspartner

‭(Hidden)‬ Sponsoren
 
 
Impressum | © 2010 VDE Verband der Elektrotechnik Elektronik Informationstechnik e.V.