ZuE 2010 - Zuverlässigkeit und Entwurf 

Programm 

Das Programm als PDF herunterladen.

 

Montag, 13. September 2010

13:00-14:00 Registrierung

14:00-17:00 Tutorial A
Moderation: C. Grimm, Technische Universität Wien, Österreich

Heterogene Integration - Anforderungen an Modellierung und Lösungsansätze
P. Schneider, U. Knöchel, FhG-IIS/EAS, Dresden

14:00-17:00 Tutorial B
Moderation: A.-P. Fonseca-Müller, Robert Bosch GmbH, Reutlingen

Getting the Best out of Current Testing
H. Manhaeve, Q-Star Test, Brügge, Belgien

17:00-19:30 Naturerlebnis in der Wolfsschlucht

ab 19:30 Get Together

 

Dienstag, 14. September 2010

08:00-08:30 Registrierung

08:30-10:15 Eröffnung und Eingeladene Vorträge
Moderation: U. Schlichtmann, Technische Universität München

Wafer Level Reliability Screens and Adaptive Test
P. Maxwell, Aptina Imaging, San José, CA, USA

Best Paper Award ZuE 2009
Präsentation: S. Sattler, Friedrich-Alexander-Universität Erlangen-Nürnberg; R. Schnabel, VDE/VDI-GMM, Frankfurt/Main

Standards und Sicherheitsstrategien im  Automobilsektor
W. Wolz, DTC Design & Test Consulting, Neunkirchen

10:15-10:45 Kaffeepause

10:45-12:15 Sitzung 1: Robustheit
Moderation: W. Hoppe, Rheinmetall Technical Publications GmbH, Bremen; E. Hennig, IMMS gGmbH, Ilmenau

Robustheit nanoelektronischer Schaltungen und Systeme
M. Radetzki, Universität Stuttgart, O. Bringmann, Forschungszentrum Informatik an der Universität Karlsruhe FZI; W. Nebel, OFFIS e.V., Oldenburg; M. Olbrich, Leibniz Universität Hannover; F. Salfelder, Universität Frankfurt/Main; U. Schlichtmann, Technische Universität München

Robuster Selbsttest mit extremer Kompaktierung
T. Indlekofer, M. Schnittger, S. Hellebrand, Universität Paderborn

Effiziente Simulation von strukturellen Fehlern für die Zuverlässigkeitsanalyse auf Systemebene
M. Kochte, C. Zöllin, R. Baranowski, M. E. Imhof, H.-J. Wunderlich, Universität Stuttgart; N. Hatami, S. Di Carlo, P. Prinetto, Politecnico di Torino, Italien

12:15-13:30 Mittagspause

13:30-14:30 Sitzung 2: Alterung
Moderation: R. Kohl, Continental AG, Nürnberg; M. Olbrich, Universität Hannover

A New Physics-Based NBTI Model for DC-and AC-Stress Enabling Accurate Circuit Aging Simulations Considering Recovery
C. Schlünder, H. Reisinger, W. Gustin, Infineon Technologies AG, Neubiberg; T. Grasser, Technische Universität Wien

Timing-Modell für Makrozellen zur Alterungsanalyse
D. Lorenz, M. Barke, U. Schlichtmann,
Technische Universität München

14:30-15:30 Kaffeepause / Postersitzung: Test
Moderation: H. T. Vierhaus, Brandenburgische Technische Universität Cottbus

Analysis on Effectivness of SRAM Test Algorithms and Test Statistics on Industrial Data
M. Linder, A. Eder, Hochschule Augsburg; K. Oberländer, G. Resch, M. Huch, Infineon Technologies AG, Neubiberg

A Holistic Approach of an Architecture for Tests of FPGA Based Systems with Boundary Scan
J. Sachße, S. Ostendorff, H.-D. Wuttke, J. H. Meza Escobar, Technische Universität Ilmenau

An OpAmp Array Test Structure for Stress Test Measurements
B. John, K. M. Hafkemeyer, W. H. Krautschneider, Technische Universität Hamburg-Harburg

IR-Thermographie zur Qualitätssicherung von elektrischen Durchkontaktierungen in Leiterplatten
M. Abo Ras (1,2), D. May (2,4), R. Schacht (2,3), B. Wunderle (2,4), B. Michel (2)

1: Berliner Nanotest und Design GmbH, Berlin, 

2: Fraunhofer IZM, Berlin      

3: Hochschule Lausitz (FH), Senftenberg,  

4: Technische Universität Chemnitz

15:30-16:15 Eingeladener Vortrag
Moderation: H. Randoll, Robert Bosch GmbH, Stuttgart

Zuverlässigkeit beim Entwurf softwarebasierter sicherheitsrelevanter Systeme
S. Kriebel, G. Strobl, BMW AG, München

16:15-17:15 Sitzung 3: Test und Selbstreparatur
Moderation: J. Bäsig, Fachhochschule Nürnberg; W. Wolz, DTC Design & Test Consulting, Neunkirchen

Schwachstellen und Engpässe bei Verfahren der Selbstreparatur für hochintegrierrte Schaltungen und Systeme
T. Koal, D. Scheit, H. T. Vierhaus, Brandenburgische Technische Universität Cottbus

 

Testmethodik zur Untersuchung von geringen Leckström                                      D. Kirsten, A. Rolapp, D. Nuernbergk, IMMS gGmbH, Ilmenau

19:00-23:00 Abendveranstaltung im Festsaal

 

Mittwoch, 15. September 2010

08:30-10:00 Eingeladene Vorträge
Moderation: M. Ackermann, X-FAB Semiconductor Foundries AG, Erfurt; W. Vermeiren, FhG-IIS/EAS, Dresden

Innovative Testlösungen für Automotive Halbleiter
H. Kuhn, Infineon Technologies AG, Regensburg

Importance of Design Quality within a Challenging Automotive Innovation Environment
T. Hötzel, Atmel Automotive GmbH, Heilbronn

10:00-11:00 Kaffeepause und Postersitzung
Moderation: A. Czutro, Albert-Ludwigs-Universität Freiburg

Totally Self-Checking Ripple-Carry-Adders
N. Kehl, Robert Bosch GmbH, Stuttgart; W. Rosenstiel, Universität Tübingen

Kompositionelle Formale Robustheitsprüfung
S. Frehse, G. Fey, Universität Bremen

Orbital-X: Fehlertoleranter Rechner für Raumfahrtanwendungen
J. Ortner, J. Frickel, S. M. Sattler, W. Glauert, Friedrich-Alexander-Universität Erlangen-Nürn-berg; B. Kandler, R. Göbel, Hochschule Hof; P. Hager, U. Walter, Technische Universität München; H.-R. Graf, Diehl BGT Defence GmbH & Co. KG, Röthenbach

Auswirkung von Parameterschwankungen bei verschiedenen Fertigungsverfahren von Kupfer-Leitungsstrukturen
A. Heinig, FhG-IIS/EAS, Dresden

Parameterextraktion VRH-basierter Modelle für organische Feldeffekttransistoren
W. Schirmer, W. Glauert, Friedrich-Alexander-Universität Erlangen-Nürnberg; R. Blache,J. Krumm, K. Schmidt, Poly IC GmbH & Co. KG, Röthenbach

11:00-12:00 Sitzung 4: Ausbeute und Fehlertoleranz
Moderation: G. Georgakos, Infineon Technologies AG, Neubiberg; C. Gräb, Technische Universität München

Ausbeute und Fehlertoleranz bei dreifach modularer Redundanz
M. Hunger, S. Hellebrand, Universität Paderborn

Eine neue Fehlertoleranzmethode zur Verringerung des Flächenaufwandes von TMR-Systemen
M. Augustin, Brandenburgische Technische Universität Cottbus; M. Gössel, Universität Potsdam; R. Kraemer, IHP GmbH, Frankfurt/ Oder

12:00-13:30 Mittagspause

13:30-14:15 Eingeladener Vortrag
Moderation: W. Kunz, Universität Kaiserslautern

Process and Environmental-Adaptive „Self-Aware“ Communications Systems
A. Chatterjee, School of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA

 

14:15-15:15 Sitzung 5: Prozessoren
Moderation: D. Fey, Friedrich-Alexander-Universität Erlangen-Nürnberg; H. Rauch, iSyst Intelligente Systeme GmbH, Nürnberg

Complete Verification of Weakly Programmable IPs against their Operational ISA Model
S. Loitz, M. Wedler, D. Stoffel, C. Brehm, W. Kunz, N. Wehn, Universität Kaiserslautern

Online Transient Error Detection and Recovery in Re-order Buffers of Superscalar Processors
S. Z. Shazli, M. Tahoori, Karlsruher Institut für Technologie KIT

15:15-15:30 Schlusswort

 

 Kooperationspartner

Gesellschaft für Informatik e.V.
edacentrum e.V.
Universität Stuttgart

 Sponsoren

Muneda Sponsor
 
 
Impressum | © 2010 VDE Verband der Elektrotechnik Elektronik Informationstechnik e.V.