InSite

Login

Notes

Skip Navigation LinksZuE 2015 Programm

ZuE 2015 - Zuverlässigkeit und Entwurf   

Programm 

Programmablauf zur ZuE 2015

Unser besonderer Dank gilt den Mitarbeitern des edacentrum, mit deren Hilfe die Druckvorlage zum Programm erstellt werden konnte.

 

Montag, 21. September 2015
Universität Siegen

14:00 Registrierung
Tutorial Microfluidics Meets Electronic Design Automation
Moderator: U. Schlichtmann, TU München

14:30

Beginn des Tutorials
18:00 Ende des Tutorials
Abendveranstaltung
19:00 Stadtrundgang "Siegen zu neuen Ufern"
Anschließend: Imbiss

Dienstag, 22. September 2015
Universität Siegen

08:00 Registrierung
08:45 Tagungseröffnung
R. Brück, K. Hahn, Uni Siegen

08:50

Grußworte
Session 1
Moderator: J. Lienig, TU Dresden
09:00 Eingeladener Vortrag: Automotive gerechter Testumfang und Rückverfolgbarkeit bei steigendem Kostendruck
R. Montino, Elmos
09:30 Constraint Propagation Methods for Robust IC Design
A. Krinke, TU Dresden, G. Jerke, Bosch, J. Lienig, TU Dresden
09:50 Symbolic Fault Modeling and Model Counting for the Identification of Critical Gates in Digital Circuits
A. Bernardini, U. Schlichtmann, TU München
10:10 3D: Defects and Reliability
M. Wahl, A. Grünewald, K. Hahn, R. Brück, Uni Siegen
10:30 - 11:00 Kaffeepause
Session 2
Moderator: J. Schlöffel, Mentor Graphics
11:00 Symbolic Fault Modeling and Model Counting for the Identification of Critical Gates in Digital Circuits
A. Bernardini, U. Schlichtmann, TU München
11:30 Bond Wire Design with the Bond Calculator
C. C. Jung, C. Silber, J. Scheible, rbz/HS Reutlingen
11:50 Analytical model for ideal generic memristor circuits based on the theory of Volterra
A. Ascoli, R. Tetzlaff; TU Dresden
12:10 Thermal und mechanical simulations for the improvement of the lifespan of high-integrated systems
A. Heinig, D. Papaioannou, FFhG IIS/EAS, Dresden
12:30 Mittagspause
Session 3
Moderator: H. Gräb, TU München
13:45 Eingeladener Vortrag: Die Zukunft des Autofahrens ist automatisiert – haben wir schon die Designtools dafür?
P. van Staa, Bosch
14:15 Eingeladener Vortrag
C.F. Gethmann, Uni Siegen
Posterausstellung
Moderator: J. Scheible, rbz Reutlingen
14:45 Kurzvorstellung der Poster
Titel siehe Programmseite
15:00 Posterausstellung mit Kaffeepause
Podiumsdiskussion
Moderator: H. Vierhaus, BTU Cottbus
15:45 Vernetztes Fahrzeug: Sichere Chips und sichere Daten für den Verkehr von morgen
Teilnehmer Abdelkarim Belhoula, Continental, Carl Friedrich Gethmann, Uni Siegen, R. Montino, Elmos, R. Denkelmann, Delphi, Moderator: Ronald Schnabel, VDE/GMM
17:00 Ende des Vortragsprogramms
Abendveranstaltung
Siegen im Blick - Busfahrt zum Oberen Schloss (Museum), anschließend Konferenzdinner im Berghotel Johanneshöhe
Abholung per Bus erfolgt am RAMADA-Hotel

 

 

Mittwoch, 23. September 2015
Universität Siegen

08:30 Registrierung
Session 4
Moderator: U. Schlichtmann, TU München

09:00

Eingeladener Vortrag: Reliability-driven Routing in VLSI Design
S. Peyer, IBM
09:30 Stochastic analysis of degradation and variations in CMOSTransistors
T. Hillebrand, N. Hellwege, N. Heidmann, S. Paul and D. Peters-Drolshagen, Uni Bremen
09:50 Cost and Reliability Trade-off during the Development of Heterogeneous 3D-Systems
A. Grünewald, M. Wahl, R. Brück, Uni Siegen
10:10 Yield Analysation and Optimization Methods for Active CMOS Pixels
C. Lindner, C. Soell, J. Roeber, A. Baenisch, R. Weigel, Universität Erlangen-Nürnberg
10:30 - 11:00 Kaffeepause
Session 5
Moderator: R. Wille, DFKI Bremen
11:00 Eingeladener Vortrag: Cross-Layer Reliability in Extreme Scaling and Beyond
D. Pan, Universität Texas

Special Session: Dependable Embedded Systems (SPP 1500)
Moderator: R. Wille, DFKI Bremen

11:30 Adaptive multi-layer techniques for increased system dependability
L. Bauer, KIT, Karlsruhe
12:00 Application-aware cross-layer reliability analysis and optimization
U. Schlichtmann, TU München
12:30 Verleihung des Best-Paper-Awards der ZuE 2013 in Dresden
12:45 Verabschiedung
R. Brück, K. Hahn, Uni Siegen
13:00 Mittagspause
Das Mittagessen findet im Restaurant Gartenhaus statt (Entfernung ca. 150 m)
14:30 Ende der Tagung

 

 Kooperationspartner

 ‭(Hidden)‬ Sponsoren

 
 
Impressum | © 2010 VDE Verband der Elektrotechnik Elektronik Informationstechnik e.V.